FPGAによるコンピューターチェスとしてHydraプロジェクトがあります。 Hydraプロジェクト http://direct.xilinx.co.jp/xcell/xl53/jp53xcell_23.pdf 現在、67のブロックRAM、9,879のスライス、5,308のTBUF、534のフリップフロップ、18,403のLUTが使用されて…

verilog HDLについてはある程度勉強が終わって、簡単なCPUなら設計できそうというところまで来ました。このあとNios IIをやってもいいのですが、どうせならNios IIのソースコードも読みたいですし、Nios IIのカスタム命令も作りたいです。しかしいきなり複雑…