読者です 読者をやめる 読者になる 読者になる

FPGAによるコンピューター将棋「スーパー田舎将棋」作ってます!!

FPGAでコンピューター将棋を作っちゃうブログ

FPGAによるコンピューター将棋 2012年の結論

ここ1ヶ月ぐらい更新をお休みしていたのは私のなかで一つの結論が出たからです。 その結論を書いても仕方ないかと思い、書かずにこのブログのことは放置しておりました。 ところが昨日、GA将!!!!!!さんにこのブログが見つかった(http://d.hatena.ne.jp/Gasyo…

Altera DE0 nanoで実装できるか?

DE0 nanoのSDRAMについて DE0 nanoには32MBのSDRAMが搭載されています。Terasicの評価ボードのうち、これだけ大容量のSDRAMが搭載されているモデルは珍しく、その点はなかなか良いと思うのです。 出来れば、DE0 nanoで動作速度は遅くとも一通り思考ルーチン…

FPGA用コンピューター将棋で一番難しいのは指し手生成

Hydraの解説を読んでいて、だいたい作りが理解できました。 1) 探索は状態マシンで、たいした状態数ではないので普通に実装すれば問題なさげ。 2) 評価関数はFPGAらしく並列で計算して問題なさげ。 3) 指し手に従って局面を進める / 戻す 4) 指し手生成~オ…

Hydraプロジェクトに学ぶ

FPGAによるコンピューターチェスとしてHydraプロジェクトがあります。 Hydraプロジェクト http://direct.xilinx.co.jp/xcell/xl53/jp53xcell_23.pdf 現在、67のブロックRAM、9,879のスライス、5,308のTBUF、534のフリップフロップ、18,403のLUTが使用されて…

FPGA実習課題 16種

verilog HDLについてはある程度勉強が終わって、簡単なCPUなら設計できそうというところまで来ました。このあとNios IIをやってもいいのですが、どうせならNios IIのソースコードも読みたいですし、Nios IIのカスタム命令も作りたいです。しかしいきなり複雑…

FPGA入門 その2

FPGA関連でつまずいたことをトピック別に書いていきます。 ・ブロックRAMと分散メモリとの違い いまさら聞けない FPGA入門 http://monoist.atmarkit.co.jp/mn/articles/0609/20/news118.html [引用ここから] ブロックRAM・乗算器」は、論理を実現するための…

verilog入門 完全版

Verilogに関しては入門書を買わずにネット上の情報だけでなんとかしようと思います。 勉強に使ったURLを書いていきます。簡単な順番に並べてあります。 Verilog-HDL入門 http://cas.eedept.kobe-u.ac.jp/~arai/Verilog/ → 文法のところだけ流し読み しました…

FPGAによるコンピューター将棋の作り方 考察

FPGAによるコンピューター将棋の作り方についての考察を書きます。 概説 近年、FPGAの内蔵メモリは大容量化してきました。そうは言っても2012年現在、最大級のものでも3MB程度が限界であり、評価関数テーブルにすべての内蔵メモリを割り当てるわけにもいかな…

FPGA 入門 その1

まず、FPGAの研究用にTerasic製のDE0 nanoを共立エレショップにて購入しました。 http://eleshop.jp/shop/g/gBAD121/ 9800円と大変お安いです。(digikeyですと7470円+送料だそうです。digikeyで買ったほうが良かった?) ALTERA CycloneIVが載っていて、22,32…

スーパー田舎将棋の名前の由来

FPGAの内部RAMはとても小さいので初代Bonanza相当の評価関数テーブルすら乗りません。最新のFPGA(100万円ぐらしますが…)でも3MB程度しか内部RAMがなく、その3MBをまるごと評価関数のテーブルを置くわけにもいきませんから、結局、評価関数の精度自体は下げざ…